VRChat CS集会で学ぶ！半加算器と全加算器でCPUを作ろう！夜鍋ヨナさんの発表内容を解説
詳細情報
発表のハイライト
VRChatのCS集会で夜鍋ヨナさんが発表した「半+半=全」は、CPUを自作する過程で必須となる「加算器」に焦点を当てた内容でした。半加算器から全加算器を理解し、最終的にCPUを作るという壮大な目標に向かって、論理回路の基礎を分かりやすく解説してくれました。
夜鍋ヨナさんの自己紹介と発表内容
夜鍋ヨナさんは、VRChatのCS集会で活動する傍ら、数学の勉強にも励んでいるそうです。今回の発表では、CPUを自作する過程で必ず必要となる「加算器」について、初心者にも分かりやすく解説してくれました。
半加算器の復習からスタート！
ヨナさんはまず、前回のCPU作成で作成した「半加算器」の復習から始めました。半加算器は、2つの入力に対して1桁の加算と、桁上がり（Carry Out）を出力する回路です。
2つの半加算器を組み合わせて全加算器へ！
半加算器の復習後、ヨナさんは2つの半加算器を組み合わせることで、桁上がりを考慮した「全加算器」を作る方法を説明しました。全加算器は、2つの入力に加えて桁上がりの入力（Carry In）を受け取り、1桁の加算結果と桁上がりを出力します。
論理回路の設計に挑戦！
全加算器の設計では、真理値表から論理式を導き出し、それを論理回路で表現するというプロセスを踏みます。ヨナさんは、論理式の簡略化や回路の最適化についても解説し、論理回路設計の基礎を分かりやすく説明してくれました。
全加算器からNbit加算器へ！
1bitの全加算器が完成したら、次は複数の全加算器を組み合わせることで、任意の桁数の加算ができる「Nbit加算器」を作ることができます。ヨナさんは、Nbit加算器の作り方や、オーバーフローの検知方法についても触れました。
CPU完成への道のり
ヨナさんは、今回の発表で全加算器の設計までを解説しましたが、CPUを完成させるにはまだまだ道のりは長いです。今後の展望として、ヨナさんは以下の内容を予定しています。
今後の展望
- 演算器：足し算、引き算、論理演算などを行う回路
- メモリ：データを一時的に保存する回路
- PC（Program Counter）：実行する命令のアドレスを保持するレジスタ
- デコーダ：命令を解釈する回路
- セレクタ：必要なデータを抽出する回路
ヨナさんは、1周年までにCPUを完成させることを目標に、今後もCS集会で学習成果を発表していくとのことです。
まとめ
夜鍋ヨナさんの「半+半=全」は、CPUの基礎となる加算器の仕組みを、半加算器と全加算器の設計を通して理解できる大変有益な発表でした。論理回路の基礎から学びたい方や、CPUの仕組みを知りたい方にとって、今回の発表は良い入門になるでしょう。
ヨナさんのCPU完成への挑戦は続きます！今後の発表にも期待しましょう！